第1篇 芯片工程师岗位职责
岗位职责:
1. 负责基于uvm搭建验证环境,完成rtl的验证。
2. 若能够独立完成产品线数字mipi相关的前端和后端设计为佳。
任职资格:
1. 通信、电子等相关专业本科以上学历;
2、熟练掌握芯片数字电路设计和验证,理解asic设计流程;
3、熟悉verilog system verilog uvm验证语言及验证方法;
4、熟练应用vcs、verdi、dc等工具,有相关经验者优先;
5、熟悉spi、i2c等协议,有相关经验者优先;
6、具备良好的沟通能力和团队合作精神。
第2篇 芯片设计验证工程师岗位职责
芯片设计验证工程师 瀚芯咨询 上海瀚芯商务咨询有限公司,瀚芯咨询,瀚芯 soc 芯片设计验证工程师 asic verification engineer
position: ic design verification engineer, or above level
location: shanghai
responsibilities:
-understanding the expected functionality of designs.
-developing testing and regression plans.
-verification with verilog / system verilog / uvm
-setup verification testbench in module level and chip level, define and execute verification plan with full functional coverage.
-designing and developing verification environment.
-running rtl and gate-level simulations/regression.
-code/functional coverage development, analysis and closure.
requirements:
-ic verification skills and basic knowledge of logic and circuit design, good communication and problem solving skills.
-system verilog, vmm/ovm/uvm verification methdology.
-industry standard asic design and verification
-master's degree with 5+ years of experience
第3篇 芯片设计工程师岗位职责以及职位要求
芯片设计工程师职位要求
1.具有3年以上ic dft/逻辑综合经验，具备40nm或28nm流片经验优先；
2.熟练掌握相关eda软件；
3.良好的文档书写能力，具备一定的英文读、写、听、说能力；
4.具备良好的团队合作精神和协调沟通能力；
5.电子类相关专业本科或以上学历。
芯片设计工程师岗位职责
1.逻辑综合，形式验证及静态时序分析；
2.规划芯片总体dft方案；
3.实现scan，boardary scan，bist和analog micro测试等机制，满足测试覆盖率要求；
4.测试向量生成及验证，参与ate上测试向量的调试；
5.编写文档，实现资源、经验共享。
第4篇 芯片物理设计工程师岗位职责
芯片物理设计工程师 九州华兴集成电路设计(北京)有限公司 九州华兴集成电路设计(北京)有限公司,九州华兴,九州华兴 work with frond-end design team and physical design team for large scale asic chip physical implementation ( hierarchical design ). include top level physical partition , block sizing and shaping , block port assignment, power planning , top/block level p&r implementation .
work for project high quality and on time delivery.
responsibilities :
1. responsible for verilog to gds implementation , power signoff ,area evaluation ,timing closure ,sta,physical verification
2. experienced in eda tools (e.g. synopsys ,candence , mentor etc)
3. critical issue resolve on top congestion or timing issues.
4. better be expert on one or more aspect like : clock tree synthesis /power/physical verification.
skills and knowledge:
1. good knowledge for synthesis , floorplan , place-and-route , timing closure , dfm , dft, power analysis, signal integrity analysis , hierarchical flow
2. good at using script processing.(tcl、perl……)
3. project tapeout experience is needed
4. 28nm and beyond (advanced node) tapeout experience is a good plus.
5. strong verbal communication and interpersonal skills to work closely with a variety of individual
6. team work spirit
qualifications
education and experience
msee with 3+ years or bachelor with 5+ of industrial experience of deep submicron digital asic design.
第5篇 芯片研发工程师岗位职责
芯片研发工程师 1、硕士及以上学历,半导体相关行业两年工作经验;
2、了解半导体前后段工艺流程;
3、主要研发芯片、模组,懂电路设计。 1、硕士及以上学历,半导体相关行业两年工作经验;
2、了解半导体前后段工艺流程;
3、主要研发芯片、模组,懂电路设计。
第6篇 数字芯片验证工程师岗位职责、要求
数字芯片验证工程师职位要求
1. 本科3年，硕士2年以上soc验证经验；
2. 熟悉verilog语言及仿真技术；
3. 熟悉systemverilog和uvm；
4. 熟悉c/c++语言，熟悉linux下shell/perl/python等脚本编程；
5. 具有以下一种或多种验证经验优先，soc总线协议(amba， ocp等)，ip验证经验者优先(ethernet， usb， i2c，i2s ，spi ，uart等)，有数模混合仿真经验。
数字芯片验证工程师岗位职责
1.参与ip和soc的数字部分功能仿真验证和fpga原形验证；
2.根据设计规范制定验证方案；
3.编写和维护测试用例，完成回归测试；
4.验证环境及平台的开发与维护。
第7篇 芯片后端设计工程师岗位职责
工作职责
负责asic/soc芯片的物理实现及推动项目按时保质完成,主要包括:主导floorplan,placement&routing,power planning,physical verification, top & block level timing closure; function and timing eco等方面的具体实现工作;负责与前端设计团队、foundry/design service/test&package/ip vendor的沟通,并推动所有问题按时解决;负责推动项目的后端整体进度,并顺利投片。
工作要求
一本全日制本科或硕士毕业,从事芯片物理设计3年以上, 熟悉rtl设计和验证基本流程;熟悉lint和cdc相关工具; 熟悉物理设计流程;具有丰富的顶层floorplan经验;具有丰富的placement&routing经验;具有low power, dft, sta, em/ir-drop/si analysis, lec, physical verification, dfm等方面扎实的理论和实践基础;具有28nm以下工艺节点流片经验者优先。
第8篇 芯片设计工程师岗位职责
1、 负责soc模块设计及rtl实现。
2、 参与soc芯片的子系统及系统的顶层集成。
3、 参与数字soc芯片模块级的前端实现,包括dc,pt,formality,dft(可测)设计,低功耗设计等。
4、 负责数字电路设计相关的技术节点检查。
5、 精通tcl或perl脚本语言优先。
岗位要求:
1、电子工程类、微电子类相关专业硕士研究生以上学历;5年以上工作经验,具有成功芯片流片经验优先;
2、具备较强的沟通能力和团队合作意识。 主要职责:
1、 负责soc模块设计及rtl实现。
2、 参与soc芯片的子系统及系统的顶层集成。
3、 参与数字soc芯片模块级的前端实现,包括dc,pt,formality,dft(可测)设计,低功耗设计等。
4、 负责数字电路设计相关的技术节点检查。
5、 精通tcl或perl脚本语言优先。
岗位要求:
1、电子工程类、微电子类相关专业硕士研究生以上学历;5年以上工作经验,具有成功芯片流片经验优先;
2、具备较强的沟通能力和团队合作意识。
第9篇 芯片验证工程师岗位职责
工作职责:
本职位主要是负责搭建无线soc及ip相关数字产品的验证测试环境,协同算法工程师和芯片设计工程师编写芯片测试计划并进行数字仿真及验证。
职位要求:
1. 硕士及以上学历,电子工程、微电子、计算机、通信等相关专业;
2. 熟悉数字芯片验证流程、verilog语言及数字芯片ip的verilog验证;
3. 能熟练运用c/c++及uvm/ovm验证方法学进行编程,熟悉perl/shell脚本;
4. 英语cet—4级以上,能够熟练的阅读英文开发资料;
5. 具备良好的文档编写能力和习惯,能够编写规范的概要和详细设计文档;
6. 具备良好的沟通与协调能力,良好的团队合作意识,强烈的责任感及进取精神;
7. 有以下一项或多项经验者优先:
a) 有assertion设计经验;
b) 有搭建基于uvm/ovm验证平台经验。
第10篇 半导体芯片工程师岗位职责
半导体芯片设备经理工程师工艺工程师 职位不限于一下,更多职位欢迎留言问询
紧急:研发-设备技术经理 各方向
diff pe缺depart 44级以上
设备 含封测设备等3年以上经验可应聘 主机台采购岗位
一、module
etch-ee
litho-ee
litho-pe
thin film-ee
diffusion-ee
wet-ee
二、pie:
pi,有经理和以上层级的职缺
pie
mi量测
ye ,有经理及以上层级的职缺
wya电性测试 有经理和以上层级的职缺
三、td(职级可谈)
etch-pe
litho-pe
thin film-pe
diffusion-pe
wet、cmp-pe
四、3d-ee
etch-ee
litho-ee
thin film-ee
diffusion-ee
wet-ee
六、q
al 失效分析
ehs
pqe
product qe
subcon qe
cqe 经理
re head
qs
七:device
关键词:fab,半导体 、 晶圆厂、 芯片 、 设备工程师、 设备经理 、 section manager 、 工艺工程师、 工艺经理、 ee工程师、 pe工程师、 diff(扩散)、 furnace(炉管)、wet(湿刻)、imp(离子 注入)、rtp(快速热处理) 、epi 、 tf薄膜 、 pvd(物理气相淀积)、cvd(化学气相淀积) etch(刻蚀)- wet干法蚀刻 dry湿法蚀刻 litho(光刻) cmp(化学机械研磨) as a td module engineer, you will be responsible for rapid deployment of innovative memory process technologies, drive development efforts prior to device ramp, define & execute effective actions to enable solutions required to hit key milestones & achieve the required performance within timelines.
1)process develop and continue improve,set up process requirement
2)process window enlarge
3)new tool evaluation
4)cycle time reduction and cost down
5)maintain process stable
任职资格
1.master degree or outstanding bachelor graduate:microelectronics, material, physical, or related majors
2.advanced understanding of tf、littho、wet、diff、etch、cmp、 processes.
3.must possess strong engineering knowledge of photo equipment, including: scanner/track and materials.
4.proficient in statistics, data analysis, design of experiments (doe). understanding of optics including the principles and application of immersion lithography, polarized illumination.
5.strong aptitude for research and development and ability to create production-worthy technologies.' 职位不限于一下,更多职位欢迎留言问询
紧急:研发-设备技术经理 各方向
diff pe缺depart 44级以上
设备 含封测设备等3年以上经验可应聘 主机台采购岗位
一、module
etch-ee
litho-ee
litho-pe
thin film-ee
diffusion-ee
wet-ee
二、pie:
pi,有经理和以上层级的职缺
pie
mi量测
ye ,有经理及以上层级的职缺
wya电性测试 有经理和以上层级的职缺
三、td(职级可谈)
etch-pe
litho-pe
thin film-pe
diffusion-pe
wet、cmp-pe
四、3d-ee
etch-ee
litho-ee
thin film-ee
diffusion-ee
wet-ee
六、q
al 失效分析
ehs
pqe
product qe
subcon qe
cqe 经理
re head
qs
七:device
关键词:fab,半导体 、 晶圆厂、 芯片 、 设备工程师、 设备经理 、 section manager 、 工艺工程师、 工艺经理、 ee工程师、 pe工程师、 diff(扩散)、 furnace(炉管)、wet(湿刻)、imp(离子 注入)、rtp(快速热处理) 、epi 、 tf薄膜 、 pvd(物理气相淀积)、cvd(化学气相淀积) etch(刻蚀)- wet干法蚀刻 dry湿法蚀刻 litho(光刻) cmp(化学机械研磨)
第11篇 芯片应用工程师岗位职责
•与市场营销,销售和客户合作,以支持评估/样品申请和设计/设计活动
•与销售和客户合作,为组件的性能特性提供建议,并为应用程序推荐特定设备
•确定客户对特定应用的要求,并推荐正确的解决方案
•创建和更新产品资料,以向客户和销售人员提供更多的产品技术信息;这将包括datasheet和应用application note
•为公司fae和其他合作伙伴提供关键支持,以解决与公司产品的评估和设计相关的任何技术问题
•为客户评估参考设计
•执行板级测试,调整和优化芯片射频性能
•对射频芯片内部设计有一定程度的了解
•根据客户需求进行rf模拟,以支持客户的要求,并推荐有助于产品选择和采用的解决方案
•对公司射频产品解决方案的性能特征进行数据分析
•与设计工程师合作创建支持文档,如数据表,评估板测试和应用笔记
•支持客户界面了解应用程序需求,并确保在产品开发阶段的技术可行性
•支持ate测试和产品资格
•竞争对手的产品分析
任职资格:
合格的候选人将持有bsee或msee,并具有最少5年的rf电路设计/测量经验。必须熟悉rf和微波测量和常用软件工具。
•具有板级调谐和rf组件优化的实践经验
•具有微波测试设备的实践经验,如频谱分析仪,矢量网络分析仪,信号发生器和功率计
•对物联网,bt,wifi,rf滤波器和pa使用的电路实践经验
•使用最新通信标准(如wifi,bt)进行测量的经验
•良好的组织能力和处理多项任务的能力,并设定优先级以在快节奏的环境中实现目标
•具有技术客户沟通的经验
第12篇 芯片工艺工程师岗位职责
1)process develop and continue improve,set up process requirement
2)process window enlarge
3)new tool evaluation
4)cycle time reduction and cost down
5)maintain process stable
任职资格
1.advanced understanding of tf、littho、wet、diff、etch、cmp、 processes.
2.must possess strong engineering knowledge of photo equipment, including: scanner/track and materials.
3.proficient in statistics, data analysis, design of experiments (doe). understanding of optics including the principles and application of immersion lithography, polarized illumination.
